

به نام خداوند خالق زیبایی ها



گزارش پنجم آزمایشگاه FPGA

گروه چهارشنبه عصر

مهیار عنصری ۹۶۳۲۰۹۳

تاریخ تحویل : ۱۴۰۰/۰۳/۲۷

توضیح کدها :

در ماژول Median ، میانه بین سه عدد را محاسبه می کنیم . در این کد استفاده از شرط بر روی Valid باعث می شود تا فقط زمانی که داده ها معتبر هستند میانه در خروجی قرار بگیرد و همین مسئله باعث کاهش مصرف توان می شود.

در ماژول Median Filters ، از ترکیب چهار ماژول Median توانسته ایم فیلتر Median را بسازیم به طوری که سه ماژول M1 و M4 و M7 داده های اولیه را می گیرند و به ماژول MT می دهند و مادامی که این ماژول مشغول محاسبه میانه ی میانه ی داده های ماژول های M1 و M4 و M7 است این ماژول ها در حال پردازش و دریافت داده های جدید هستند .

در ماژول Sobel به این صورت عمل می کنیم :

در فیلتر سوبل ، یک پنجره یا ماسک ۳ در ۳ داشتیم که هر بار سه داده جدید به نام های A3 و A6 و A9 وارد می شدند و داده های قبلی هر کدام یکی شیفست می خوردند . برای محاسبه Ax داریم :

$$Ax = (A9 + 2 * A6 + A3) - (A1 + 2 * A4 + A7)$$

از طرفی می دانیم که $A1 + 2 * A4 + A7$ همان $A9 + 2 * A6 + A3$ در دو کلاک قبل است . پس این مقدار را به گونه ای برنامه ریزی می کنیم که بعد از دو کلاک در متغیر Sumx3 قرار بگیرد و می توانیم برای Ax بنویسیم :

$$Ax = Sumx1 - Sumx3$$

برای Ay هم داریم :

$$Ay = A9 + 2 * A8 + A7 - A3 - 2 * A2 - A1 = (A9 - A3) + 2 * (A8 - A2) + (A7 - A1)$$

چون A2 و A8 همان A3 و A9 کلاک قبل هستند پس سه متغیر زیر را تعریف می کنیم :

$$Sumy1 = A9 - A3 \quad , \quad Sumy2 = A8 - A2 \quad , \quad Sumy3 = A7 - A1$$

کاملاً مشخص است که Sumy2 همان Sumy1 در کلاک قبلی است (به دلیل نکته ای که بالاتر ذکر شد) و Sumy1 هم همان Sumy2 کلاک قبلی می باشد پس این ها را هم در هر کلاک در متغیر بعدی خود میریزیم (یعنی Sumy1 در Sumy2 و Sumy2 در Sumy3) و خواهیم داشت :

$$Ay = Sumy1 + 2 * Sumy2 + Sumy3$$

پارامتر Thereshold هم حد آستانه است و Ax_Abs و Ay_Abs قدر مطلق متغیرهای نظیرشان است.

در ماژول Top از یک DCM استفاده می کنیم تا کلاک ۷۵ مگاهرتز را تولید کنیم. سپس در لبه های این کلاک داده ها را آماده می کنیم و به نمونه های ماژول های Sobel و Median که با کلاک ۲۵ مگاهرتز کار می کنند می دهیم. ضمن اینکه رام ها هم با کلاک ۷۵ مگاهرتز کار می کنند و در حقیقت در هر کلاک اصلی سه داده آماده و پردازش می شود.

برای آماده کردن داده ها هم ، ابتدا پایه خروجی حافظه را تنظیم می کنیم و سپس داده های داخل Mask را به کمک خروجی حافظه شیفت می دهیم . خروجی های دیگر مانند Valid و Pixel Address و Pixel هم بسته به نوع فیلتر انتخاب می شوند . همچنین در ابتدا پنجره Mask را به کمک حلقه For صفر می کنیم.

همچنین در سراسر ماژول از پارامترهای کنترلی مثل Valid Input و Locked استفاده می کنیم تا عملیات ها و فراخواندن ها تنها برای داده های معتبر انجام شود و توان مصرفی برای داده های نامعتبر به هدر نرود تا از نظر بازده کد بهتری را داشته باشیم.

در صفحات بعد ، تصاویر نتایج مصرف لاجیک و همچنین نتایج قرار دادن شرط زمانی برای هر زیرماژول و ماژول اصلی به صورت جداگانه در هر صفحه آورده شده است.

Device Utilization Summary					[-]
Slice Logic Utilization	Used	Available	Utilization	Note(s)	
Number of Slice Registers	34	11,440	1%		
Number used as Flip Flops	34				
Number used as Latches	0				
Number used as Latch-thrus	0				
Number used as AND/OR logics	0				
Number of Slice LUTs	31	5,720	1%		
Number used as logic	24	5,720	1%		
Number using O6 output only	24				
Number using O5 output only	0				
Number using O5 and O6	0				
Number used as ROM	0				
Number used as Memory	0	1,440	0%		
Number used exclusively as route-thrus	7				
Number with same-slice register load	7				
Number with same-slice carry load	0				
Number with other load	0				
Number of occupied Slices	9	1,430	1%		
Number of MUXCYs used	0	2,860	0%		
Number of LUT Flip Flop pairs used	33				
Number with an unused Flip Flop	7	33	21%		
Number with an unused LUT	2	33	6%		
Number of fully used LUT-FF pairs	24	33	72%		
Number of unique control sets	3				
Number of slice register sites lost to control set restrictions	6	11,440	1%		
Number of bonded IOBs	35	102	34%		
Number of RAMB16BWRs	0	32	0%		
Number of RAMB8BWRs	0	64	0%		
Number of BUFIO2/BUFIO2_2CLKs	0	32	0%		
Number of BUFIO2FB/BUFIO2FB_2CLKs	0	32	0%		
Number of BUFG/BUFGMUXs	1	16	6%		
Number used as BUFGs	1				
Number used as BUFGMUX	0				
Number of DCM/DCM_CLKGENs	0	4	0%		
Number of ILOGIC2/ISERDES2s	0	200	0%		
Number of IODELAY2/IODRP2/IODRP2_MCBs	0	200	0%		
Number of OLOGIC2/OSERDES2s	0	200	0%		
Number of BSCANs	0	4	0%		
Number of BUFHs	0	128	0%		
Number of BUFPLLs	0	8	0%		
Number of BUFPLL_MCBs	0	4	0%		
Number of DSP48A1s	0	16	0%		
Number of ICAPs	0	1	0%		
Number of MCBs	0	2	0%		
Number of PCILOGICSEs	0	2	0%		
Number of PLL_ADVs	0	2	0%		
Number of PMVs	0	1	0%		
Number of STARTUPs	0	1	0%		
Number of SUSPEND_SYNCs	0	1	0%		
Average Fanout of Non-Clock Nets	2.65				

	Constraint	Check	Worst Case Slack	Best Case Achievable	Timing Errors	Timing Score
1 Yes	TS_clkMedian = PERIOD TIMEGRP "clkMedian" 4 ns ...	SET...	0.477ns0...	3.523ns	00	00

وضعیت مصرف منابع و بهترین فرکانس کد Median

Device Utilization Summary					
Slice Logic Utilization	Used	Available	Utilization	Note(s)	
Number of Slice Registers	132	11,440	1%		
Number used as Flip Flops	132				
Number used as Latches	0				
Number used as Latch-thrus	0				
Number used as AND/OR logics	0				
Number of Slice LUTs	102	5,720	1%		
Number used as logic	102	5,720	1%		
Number using O6 output only	102				
Number using O5 output only	0				
Number using O5 and O6	0				
Number used as ROM	0				
Number used as Memory	0	1,440	0%		
Number of occupied Slices	46	1,430	3%		
Number of MUXCYs used	0	2,860	0%		
Number of LUT Flip Flop pairs used	144				
Number with an unused Flip Flop	24	144	16%		
Number with an unused LUT	42	144	29%		
Number of fully used LUT-FF pairs	78	144	54%		
Number of unique control sets	5				
Number of slice register sites lost to control set restrictions	4	11,440	1%		
Number of bonded IOBs	83	102	81%		
Number of RAMB16BWERs	0	32	0%		
Number of RAMB8BWERs	0	64	0%		
Number of BUFIO2/BUFIO2_2CLKs	0	32	0%		
Number of BUFIO2FB/BUFIO2FB_2CLKs	0	32	0%		
Number of BUFG/BUFGMUXs	1	16	6%		
Number used as BUFGBs	1				
Number used as BUFGMUX	0				
Number of DCM/DCM_CLKGENs	0	4	0%		
Number of ILOGIC2/ISERDES2s	0	200	0%		
Number of IODELAY2/IODRP2/IODRP2_MCBs	0	200	0%		
Number of OLOGIC2/OSERDES2s	0	200	0%		
Number of BSCANs	0	4	0%		
Number of BUFHs	0	128	0%		
Number of BUFPLLs	0	8	0%		
Number of BUFPLL_MCBs	0	4	0%		
Number of DSP48A1s	0	16	0%		
Number of ICAPs	0	1	0%		
Number of MCBs	0	2	0%		
Number of PCILOGICSEs	0	2	0%		
Number of PLL_ADVs	0	2	0%		
Number of PMVs	0	1	0%		
Number of STARTUPs	0	1	0%		
Number of SUSPEND_SYNCs	0	1	0%		
Average Fanout of Non-Clock Nets	2.85				

	Constraint	Check	Worst Case Slack	Best Case Achievable	Timing Errors	Timing Score
1 Yes	TS_clk_Median = PERIOD TIMEGRP "clk_Median" 5 ns	SET...	0.632ns0....	4.368ns	00	00

وضعیت مصرف منابع و بهترین فرکانس که Median Filters

Slice Logic Utilization	Used	Available	Utilization	Note(s)
Number of Slice Registers	90	11,440	1%	
Number used as Flip Flops	90			
Number used as Latches	0			
Number used as Latch-thrus	0			
Number used as AND/OR logics	0			
Number of Slice LUTs	94	5,720	1%	
Number used as logic	82	5,720	1%	
Number using O6 output only	47			
Number using O5 output only	1			
Number using O5 and O6	34			
Number used as ROM	0			
Number used as Memory	5	1,440	1%	
Number used as Dual Port RAM	0			
Number used as Single Port RAM	0			
Number used as Shift Register	5			
Number using O6 output only	1			
Number using O5 output only	0			
Number using O5 and O6	4			
Number used exclusively as route-thrus	7			
Number with same-slice register load	7			
Number with same-slice carry load	0			
Number with other load	0			
Number of occupied Slices	32	1,430	2%	
Number of MUXCYs used	72	2,860	2%	
Number of LUT Flip Flop pairs used	98			
Number with an unused Flip Flop	28	98	28%	
Number with an unused LUT	4	98	4%	
Number of fully used LUT-FF pairs	66	98	67%	
Number of unique control sets	3			
Number of slice register sites lost to control set restrictions	13	11,440	1%	
Number of bonded IOBs	35	102	34%	
Number of RAMB16BWRs	0	32	0%	
Number of RAMB8BWRs	0	64	0%	
Number of BUFIO2/BUFIO2_CLKs	0	32	0%	
Number of BUFIO2FB/BUFIO2FB_CLKs	0	32	0%	
Number of BUFG/BUFGMUXs	1	16	6%	
Number used as BUFGs	1			
Number used as BUFGMUX	0			
Number of DCM/DCM_CLKGENs	0	4	0%	
Number of ILOGIC2/ISERDES2s	0	200	0%	
Number of IODELAY2/IODRP2/IODRP2_MCBs	0	200	0%	
Number of OLOGIC2/OSERDES2s	0	200	0%	
Number of BSCANs	0	4	0%	
Number of BUFHs	0	128	0%	
Number of BUFPLLs	0	8	0%	
Number of BUFPLL_MCBs	0	4	0%	
Number of DSP48A1s	0	16	0%	
Number of ICAPs	0	1	0%	
Number of MCBs	0	2	0%	
Number of PCILOGICSEs	0	2	0%	
Number of PLL_ADVs	0	2	0%	
Number of PMVs	0	1	0%	
Number of STARTUPs	0	1	0%	
Number of SUSPEND_SYNCS	0	1	0%	

Average Fanout of Non-Clock Nets	2.45		
----------------------------------	------	--	--

	Constraint	Check	Worst Case Slack	Best Case Achievable	Timing Errors	Timing Score
1 Yes	TS_clk Sobel = PERIOD TIMEGRP "clk Sobel" 4 ns HI...	SET...	0.449ns0....	3.551ns	00	00

وضعیت مصرف منابع و بهترین فرکانس کد Sobel

Number of Slice Registers	412	11,440	3%
Number used as Flip Flops	412		
Number used as Latches	0		
Number used as Latch-thrus	0		
Number used as AND/OR logics	0		
Number of Slice LUTs	433	5,720	7%
Number used as logic	405	5,720	7%
Number using O6 output only	304		
Number using O5 output only	22		
Number using O5 and O6	79		
Number used as ROM	0		
Number used as Memory	14	1,440	1%
Number used as Dual Port RAM	0		
Number used as Single Port RAM	0		
Number used as Shift Register	14		
Number using O6 output only	2		
Number using O5 output only	0		
Number using O5 and O6	12		
Number used exclusively as route-thrus	14		
Number with same-slice register load	12		
Number with same-slice carry load	2		
Number with other load	0		
Number of occupied Slices	161	1,430	11%
Number of MUXCYs used	104	2,860	3%
Number of LUT Flip Flop pairs used	517		
Number with an unused Flip Flop	175	517	33%
Number with an unused LUT	84	517	16%

Number of fully used LUT-FF pairs	258	517	49%
Number of unique control sets	16		
Number of slice register sites lost to control set restrictions	26	11,440	1%
Number of bonded IOBs	37	102	36%
Number of RAMB16BWERs	24	32	75%
Number of RAMB8BWERs	1	64	1%
Number of BUFIO2/BUFIO2_2CLKs	1	32	3%
Number used as BUFIO2s	1		
Number used as BUFIO2_2CLKs	0		
Number of BUFIO2FB/BUFIO2FB_2CLKs	1	32	3%
Number used as BUFIO2FBs	1		
Number used as BUFIO2FB_2CLKs	0		
Number of BUFG/BUFGMUXs	2	16	12%
Number used as BUFGs	2		
Number used as BUFGMUX	0		
Number of DCM/DCM_CLKGENs	1	4	25%
Number used as DCMs	1		
Number used as DCM_CLKGENs	0		
Number of ILOGIC2/ISERDES2s	0	200	0%
Number of IODELAY2/IODRP2/IODRP2_MCBs	0	200	0%
Number of OLOGIC2/OSERDES2s	0	200	0%
Number of BSCANs	0	4	0%
Number of BUFHs	0	128	0%
Number of BUFPLLs	0	8	0%
Number of BUFPLL_MCBs	0	4	0%
Number of DSP48A1s	3	16	18%
Number of ICAPs	0	1	0%

Number of PCILOGICSEs	0	2	0%
Number of PLL_ADVs	0	2	0%
Number of PMVs	0	1	0%
Number of STARTUPs	0	1	0%
Number of SUSPEND_SYNCS	0	1	0%
Average Fanout of Non-Clock Nets	3.77		

وضعیت مصرف منابع کد Top

	Met	Constraint	Check	Worst Case Slack	Best Case Achievable	Timing Errors	Timing Score
1	No	TS clockgen clkfx = PERIOD TIMEGRP "clockgen clkfx" TS clk / 3 ...	SETUPHOLD	-2.057ns...	8.723ns	360	5859...
2	Yes	TS clockgen clk0 = PERIOD TIMEGRP "clockgen clk0" TS clk HIGH...	SETUPHOLD	0.954ns0....	17.138ns	00	00
3	Yes	TS clk = PERIOD TIMEGRP "clk" 20 ns HIGH 50%	MINLOWP...	12.000ns	8.000ns	0	0

با شرط ۲۰ نانوثانیه و ناموفق

	Met	Constraint	Check	Worst Case Slack	Best Case Achievable	Timing Errors	Timing Score
1	Yes	TS clockgen clkfx = PERIOD TIMEGRP "clockgen clkfx" TS clk / 3 HIGH 50%	SETUP HOLD	0.466ns 0.240ns	10.534ns	0 0	0 0
2	Yes	TS clockgen clk0 = PERIOD TIMEGRP "clockgen clk0" TS clk HIGH 50%	SETUP HOLD	4.770ns 0.002ns	18.690ns	0 0	0 0
3	Yes	TS clk = PERIOD TIMEGRP "clk" 33 ns HIGH 50%	MINLOWPULSE	17.000ns	16.000ns	0	0

با شرط ۳۳ نانوثانیه و موفق